从信号完整性角度谈选择示波器

2020-02-11来源: elecfans关键字:信号完整性  示波器

 我们经常听到身边的硬件工程师们提到关于信号完整性的话题。  那么信号完整性具体是指什么呢?


信号完整性(Signal Integrity:简称SI),指信号线上的信号质量,是信号在电路中能以正确时序和电压做出响应的能力。


当电路中信号能以要求的时序、持续时间和电压幅度到达接收端时,该电路就有很好的信号完整性。信号完整性问题包括误触发、阻尼振荡、过冲、欠冲等,会造成时钟间歇振荡和数据出错。


设计环节中,信号完整性是必不可少的考虑因素,当然,在信号测试和调试环节,我们也应对信号完整性问题引起重视,否则会引起测量结果误差,影响工程师判断,调试和改进电路的方向。


在基础的电子信号测量中,我们通常会选用示波器来对信号进行测量。因此,如何选择一款有利于信号完整性测量的示波器尤为重要。


接下来我们主要从几个大方向介绍了哪些因素会影响信号完整性的测量。(文中主要讨论的为数字示波器)。  


No。1

带宽

带宽是我们对于示波器最直接认知的一个指标,他指的是当频率提高到某个值,输入信号幅值刚好被衰减3dB 时所对应的频率点。


对于信号完整性测量来说,带宽越高越好。这句话从某种意义上来讲是正确的。


我们知道,任何信号都可以分解成无数次谐波的叠加。理论上来说,带宽覆盖被测信号能量的99.9%,测量的误差可以小于3%。


根据我们一贯的经验,带宽的要求是被测信号的5倍。但是有这样一种信号,他的基频很低,但是却有快速的上升时间,很有可能会引起振铃现象,这意味着高次谐波能量占的比重大。


这个时候,5倍法不再适用,并且我们无法得知,哪个频率点我们刚好能覆盖99。9%的能量。如果选择的带宽较低,则意味着这些高频分量会被漏掉,我们没法准确地在示波器上重建信号。


所以,我们在考虑如何选择示波器时,不仅要考虑带宽的影响,同时也需要考虑到上升时间的影响。这两者都是影响信号完整性的重要因素。


No.2

上升时间

事实上,上升时间并不仅仅指前文我们提到的信号的上升时间,对于示波器来讲,也是具有上升时间这个指标的。


我们为什么把上升时间拿到和带宽同等的高度来分析它?


试想,两个具备相同带宽性能的示波器却具有不同的上升时间。那么对于我们测量信号而言,选择哪一个才能更加准确地测量信号?


尤其是在测量一些快沿和高速串行信号等复杂信号时。


首先我们先明确示波器的上升时间指的是什么。


理论上来讲,他是示波器放大器的阶跃响应,反映的是示波器前置放大器的瞬态响应能力。基于RC模型的高斯响应我们可以推导出:

上升时间=0。35/带宽

事实上,实际示波器带宽和上升时间的关系可能是0.35-0.5。这取决于示波器频响曲线的形状,有些示波器使用的是高斯型,有些是四阶贝塞尔型,有些是升余弦型。


但在实际测量中,示波器配合探头测量信号,这样,示波器和探头就组成了一个系统,我们可以得到以下的结论:

Rise_Time Measure2 

=Rise_Time scope2

+Rise_Time Probe2

+Rise_Time Signal2

示波器和探头的上升时间越小,越有利于真实地重建信号,对信号测量的误差影响越小。


这意味着就算是相同的带宽,示波器测量信号完整性的能力还可以通过示波器的上升时间来加以区分。


示波器真实的上升时间无法通过带宽来进行计算, 最可靠的方法只能是通过一个理想的阶跃信号去测量。


No.3

频率响应

除了考虑上述带宽和上升时间以外,同时我们也应考虑在带宽内,是否具有平坦的响应。

不平坦的带内响应,很有可能会导致信号的失真。所以,我们在示波器具备相同带宽的同时,我们也可以要求示波器厂商提供示波器的频响图,以便考察。


如图为SDS3000X示波器的幅频特性曲线,可以看出,4个通道在带内的曲线都很一致且平滑。

图1 SDS3000X示波器幅频特性曲线


No.4

ADS

数字示波器的本质是将模拟信号采样为一个一个的离散点。

连续的模拟信号在转换为数字信号的离散化过程中 ,由于没有无限数量的离散化的数字电平来重组连续的模拟信号,实际的模拟电压值与对应的数字化电平值之间总会有偏差,这个偏差值叫量化误差。


而模数转化器(ADC)的位数则决定了示波器的最小量化电平,也确定了数字示波器的分辨率。 


ADC的位数越高,则分辨率越高。8位的ADC代表了28=256个量化级别;10位的ADC则代表了210=1024个量化级别;12位的ADC代表了212=4096个量化级别。


ADC的位数越高,则意味着量化误差则越小,越有利于信号完整性测量。


除此之外,在我们只能选择既定的ADC位数的示波器之后。要想获得最佳的分辨率,要尽量让波形占满栅格,才能充分利用ADC的范围。如果只让波形占1/2栅格,则测量精度会下降到7-bit。因此合理地选择选择垂直缩放的设置,能获得更加精确的测量结果。


如下图所示为分别让信号占据满栅格,1/2栅格,1/4栅格….的情况,可以看到,测量的结果出入很大。

图2 不同情况下的测量结果


No。5

ENOB

ENOB(Effective number of bits)是衡量示波器动态性能的一个指标。

一些示波器厂商会给出ADC的ENOB值,从某种程度上来讲,8位的ADC的确能够提供8位的精度和分辨率,这只是针对DC信号或者一些低速信号而言。


随着信号速度的提高,动态数字化性能会显著下降。当达到某一特定临界值,8位的ADC可能降到6位或者4位或者更低的有效位数。


数字转化器性能的下降主要表现为信号上的噪声水平增加。此处的噪声水平增加主要是指输入信号和数字化输出中叠加的随机误差。


我们可以用信噪比(SNR)来衡量此系统的好坏。


SNR=

ENOB=(SNR-1.76)/6.02

当然,对于示波器而言,单纯地讲ADC的ENOB是没有意义的,评估整个示波器系统的ENOB才具有实际意义。


例如一个ADC具有非常优秀的ENOB,但若是前端噪声较大,则会影响整个系统的ENOB.

在SDS2000X示波器中,提供了增强分辨率模式(ERES采集模式),通过数字滤波的方式降低噪声的带宽,能有效提高信噪比,最高可等效增强3 Bit ENOB,等效提高了示波器的垂直分辨率,且无须依赖于信号的周期性和触发点的稳定。这个模式有利于于信号完整性测量。

图3 SDS2000X增强分辨率模式


我们在判定整个系统的ENOB是否会影响信号的测量以及影响信号完整性时,一定要留意自己需要测量的是什么信号。


例如高速串行信号在一些频点上具有谐波,这些谐波可以通过示波器系统而不受ENOB降低的影响。


No。6

噪声

在示波器不外接任何信号的前提下,我们依然可以在示波器的显示屏上观察到噪声信号,我们称这个信号为示波器的底噪。


示波器的噪声可能有很多来源,包括示波器的模拟前端,模数转化器,探头甚至是连接测量电路的电缆。


有利于信号完整性测量的示波器应该具有较小的噪声。


我们在测试仪器噪声的时候,还要注意影响噪音测试结果的因素很多,比如带宽、采样率、通道垂直分辨率、水平时基和通道耦合方式等。


总体来说,业界对此的共识如下:

带宽越高,噪声越大,因为带宽越高采集到的信号谐波分量越丰富。

水平时基分辨率越低,噪声越大,即时基格度越粗,噪声显示越大。


对地耦合方式下噪音最小,因为外界信号和电磁环境干扰被隔离;如果要比较真实的仪器噪音,建议DC耦合,此时全带宽开启,所有示波器处于真实的测试环境中。


如果我们需要观察小信号或者一些微小变化,那么我们需要选用底噪更小的示波器。

如下我们比较了几款市场上较常见的示波器的底噪:

图4 SDS3000X底噪

图5 甲品牌底噪

图6 乙品牌底噪

关键字:信号完整性  示波器 编辑:什么鱼 引用地址:http://news.2689mr.com/Test_and_measurement/ic487878.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:DSO示波器的三种必不可少的工具简介
下一篇:怎样把示波器用作波形记录仪

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

信号完整性测试与仿真
信号完整性设计在产品开发中越来越受到重视,而信号完整性的测试手段种类繁多,有频域,也有时域的,还有一些综合性的手段,比如误码测试。这些手段并非任何情况下都适合使用,都存在这样那样的局限性,合适选用,可以做到事半功倍,避免走弯路。本文对各种测试手段进行介绍,并结合实际硬件开发活动说明如何选用。信号完整性的测试手段很多,涉及的仪器也很多,因此熟悉各种测试手段的特点,以及根据测试对象的特性和要求,选用适当的测试手段,对于选择方案、验证效果、解决问题等硬件开发活动,都能够大大提高效率,起到事半功倍的作用。信号完整性的测试手段早期的时候,信号完整性分析的手段不多,但是时至今日,信号完整性分析的手段越来越多,不管是时域的还是频域的,不管是波形
发表于 2020-01-22
信号完整性测试与仿真
示波器中更佳信号完整性指标简述
当评估示波器时,带宽是很重要的,对于高速应用而言,高带宽是必需的。然而,示波器的真正目的是要尽可能准确地显示感兴趣的信号,而且背后更为复杂,涉及仪器的基本设计、探头架构和连接配件、以及带宽之外的参数(包括上升时间、采样率和抖动本底噪声)。当选择示波器时,工程师应评估的关键参数概述如表1所示。更佳信号完整性高速信号很容易产生信号完整性问题,因为它们涉及快沿和极窄的单位间隔或位次(bit TImes)。随着通信链路数据速率的增加,用户界面将缩小,信号上升时间将减少。使问题复杂化的事实是,当被传输信号进入接收机时,可能产生多个信号完整性问题。这些信号完整性问题可能包括当此信号流经电路板或从硅芯片进入封装引脚再进入电路板时产生的
发表于 2020-01-02
示波器中更佳信号完整性指标简述
DDR1&2&3信号完整性测试分析技术探析
DQ的0与1。DDR总线PCB走线多,速度快,时序和操作命令复杂,很容易出现失效问题,为此我们经常用示波器进行DDR总线的信号完整性测试和分析,通常的测试内容包括:时钟总线的信号完整性测试分析;地址、命令总线的信号完整性测试分析;数据总线的信号完整性测试分析。下面从这三个方面分别讨论DDR总线的信号完整性测试和分析技术。DDR 1&2&3时钟总线的信号完整性测试分析DDR总线参考时钟或时钟总线的测试变的越来越复杂,主要测试内容可以分为两个方面:波形参数和抖动。波形参数主要包括overshoot(过冲),undershoot(下冲),Slew Rate(斜率)或Rise Time(上升时间)和Fall Time(下降时间
发表于 2019-11-21
DDR1&2&3信号完整性测试分析技术探析
电源完整性测试
电源完整性测量对象和测量内容     PI(Power Integrity),即电源完整性,以前隶属于信号完整性分析专题,但是因为PI足够复杂和关键,现在已经把其单独拿出来作为一个专题去研究。快速而准确的仿真电源完整性至今仍然是一个待突破的难题。    对于高速数字电路和系统,PI的研究对象是电源分配网络PDN(Power Distribution Network)。以笔记本电脑为例,AC到DC电源适配器供给计算机主板的是一个约16V的直流电源,主板上的电源分配网络要把这个16V直流电源变成各种电压的直流电源(如:+-5V, +1.5V
发表于 2019-11-19
电源完整性测试
DDR3总线信号完整性测试需要关注4点
    那么DDR总线的测试实际应该需要多少带宽的示波器(最小要求)?    因为Jedec规范没有给出最快的上升/下降时间,下表是基于芯片的分析和实际的情况得出的结果:    当正确选择示波器后,我们测试DDR3总线需要关注4点:    1. 探测    如何正确的探测是测试DDR3的难点所在。    针对嵌入式系统,建议在PCB设计过程中,做可测性设计,即规划好准备测试那些信号,然后留出
发表于 2019-11-16
DDR3总线信号完整性测试需要关注4点
如何建立信号完整性实验室?
随着数字信号速率和边沿的越来越快,信号完整性设计、测试和分析给涉及数字电路和系统的产品研究和开发带来了巨大的挑战。信号完整性是运用射频微波理论解决高速数字设计问题的一门技术,是一门交叉学科。在测试分析方面,也需要把射频微波仪器和数字仪器结合起来完成。信号完整性分析应该贯串产品开发的整个过程,以达到降低成本和一次性设计成功的目标。在产品设计的早期,我们可以从已有的模型数据库调用模型进行预仿真分析,得出设计的一些规则以指导器件选型和布局、布线设计。在布线完成后,可以进行一些后仿真以验证布局布线的设计是否满足设计规则。当加工好的板子回来后,可以进行互连的无源测试,验证互连的性能。装配好器件后,还需要进行原型机的信号完整性测试
发表于 2019-11-16
如何建立信号完整性实验室?
小广播
更多每日新闻
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD。com。cn, Inc。 All rights reserved
充值送彩金的彩票网 澳客彩票开户 购彩送彩金 滚球网站送彩金 2019送彩金的娱乐场 那个娱乐网送彩金 篮彩送彩金 时时彩开群软件 征途APP机器人 白菜送彩金59网站大全